МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ

НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»

Кафедра ЕОМ



ЗВІТ

ДО КУРСОВОЇ РОБОТИ

з дисципліни «Комп’ютерна схемотехніка»

Варіант: №27

Виконав: ст. гр. КІ-202
Семків Любомир
Прийняв:
доцент кафедри ЕОМ
Клушин Ю. С.

Львів 2026

Вступ **3**

1. Теоретичні відомості **4**

1.1 Основні типи схем 8

1.2 Кодування граф-схеми автомата (ГСА) 10

1.3 Побудова таблиці переходів 12

1.4 Синтез керуючого автомата 12

1.5 Лічильник 14

1.6 Оперативно запам’ятовуючий пристрій (RAM) 16

1.7 Арифметико-логічний пристрій (ALU) 17

1.8 Регістр (RG) 19

1.9 Регістр зсуву (RG_S) SN74198 20

1.10 Постійно запам’ятовуючий пристрій (ROM) 20

1.11 Шинний формувач (BD) 22

2. Виконання **23**

2.1.1 Мікропрограма роботи МПА. 23

2.1.2 Блок-схема алгоритму 26

2.1.3 Граф-схема МПА 27

2.1.4 Структурна схема 28

2.1.5 Функціональна схема 29

2.1.6 Принципова Схема 30

2.1.7 Комбінаційна схема 31

2.2 Таблиця прошиття 32

2.3 Перелік елментів 33

2.4 Використані джерела 34

2.5 Висновки 35

Вступ

Курсове проектування обчислювального пристрою з дисципліни «Комп'ютерна схемотехніка», що викладається на кафедрі Електронні обчислювальні машини, складаються з чотирьох частин – з обзору та опису існуючих програмних середовищ для модулювання електронних пристроїв, з опису основних типів схем, з теоретичної частини пов'язаною з вибором електронних компонентів для проетування обчислювача, та практичної частини, де показані приклади проектування обчислювального пристрою в системах Multisim, Active HDL та Proteus. Такі електронні компоненти, як регістори, лічильники, суматори, арифметико – логічні пристрої, автомати керування, пам'ять входять до складу практично будь-яких сучасних обчислювальних приладів і систем. Знання та практичні навички, отримані при проектуванні обчислювального пристрою, будуть використовуватись студентами для вирішення практичних задач розробки та розрахунку різних обчислювальних пристроїв і систем. Методичні вказівки з курсового проектування електронного обчислювача розраховані на студентів, які навчаються за спеціальністю 123 – «Комп'ютерна інженерія». Також можуть бути корисними і для студентів інших спеціальностей, пов'язаних з проектуванням електронних пристроїв. Проектування електронного обчислювача може виконуватися на персональному комп'ютері в Proteus, Active HDL та Multisim. Основу навчального посібника складають три основних програмних середовищ, в яких необхідно синтезувати та промоделювати основні електронні пристрої, зробити висновки щодо отриманих результатів. Навчальний посібник оформлений доступно для сприйняття та відтворення і забезпечений відповідними детальними інструкціями та ілюстраціями, завдяки цьому студенти зможуть проектувати та модулювати роботу електронного обчислювача без особливих ускладнень та отримати задоволення від здобутих знань та практичних навичок.В моєму випадку використовуватиму Proteus.

1. Теоретичні відомості

PROTEUS Пакет є системою моделювання, що базується на основі моделей електронних компонентів, прийнятих в PSpice. Відмінною рисою пакету 9 PROTEUS VSM є можливість моделювання роботи програмованих пристроїв: мікроконтролерів, мікропроцесорів, DSP та ін. Причому в Proteus повністю реалізована концепція наскрізного проектування, коли інженер змінює щось у логіці роботи схемотехніки і програмний пакет тут же «підхоплює» дані зміни в системі трасування. Бібліотека компонентів містить довідкові дані. Додатково до пакету PROTEUS VSM входить система проектування друкованих плат. Пакет Proteus складається з двох частин, двох підпрограм: ISIS – програма синтезу та моделювання безпосередньо електронних схем та ARES – програма розробки друкованих плат. Разом із програмою встановлюється набір демонстраційних проектів для ознайомлення. Також до складу восьмої версії входить середовище розробки VSM Studio, що дозволяє швидко написати програму для мікроконтролера, що використовується в проекті, та скомпілювати. Пакет є комерційним. Безкоштовна ознайомча версія характеризується повною функціональністю, але немає можливості збереження файлів. Примітною особливістю є те, що ARES можна побачити 3D-модель друкованої плати, що дозволяє розробнику оцінити свій пристрій ще на стадії розробки. Система підтримує підключення нових елементів (SPICE) та підключення різних компіляторів (PICOLO, ARM-подібні, AVR і далі). Proteus VSM включає ряд віртуальних інструментів, включаючи осцилограф, логічний аналізатор, генератор функцій, генератор шаблонів і віртуальний термінал, а також прості вольтметри і амперметри. Крім того, симулятор може відображати логічний стан кожного виводу за допомогою кольорових точок. Це може бути надзвичайно корисним при однокроковому коді введення/виводу. Якщо ви хочете провести докладні вимірювання на графіках або виконати інші типи аналізу, такі як аналіз частоти, спотворень, шуму або розгортки аналогових ланцюгів, ви можете зробити це опціями розширеного моделювання. Proteus VSM використовує схематичне захоплення ISIS, основні додатки якого включають «Спливаючий кошик для деталей». Кошик деталей та оглядове вікно мають новий режим, в

якому їх можна приховати, щоб максимально збільшити простір, відведений вікну редагування. Найбільш цікавою та важливою особливістю Proteus VSM є його здатність моделювати взаємодію між програмним забезпеченням, що працює на мікроконтролері, та будь-якою підключеною до нього аналоговою чи цифровою електронікою. Модель мікроконтролера знаходиться на схемі разом із іншими елементами дизайну вашого продукту. Він імітує виконання вашого об'єктного коду (машинного коду) як справжній чіп. Якщо програмний код записує до порту, відповідно змінюються логічні рівні у схемі, і якщо схема змінює стан висновків процесора, це буде видно вашому програмному коду, як і в реальному житті. Моделі ЦП VSM повністю імітують порти вводу-виводу, переривання, таймери, USART та інші периферійні пристрої, присутні у кожному підтримуваному процесорі. Це зовсім не простий програмний симулятор, оскільки взаємодія всіх цих периферійних пристроїв із зовнішньою схемою повністю моделюється до рівня сигналу. VSM може навіть моделювати проекти, що містять кілька процесорів, оскільки досить просто розмістити два або більше процесорів на схемі та з'єднати їх разом. У той час як Proteus VSM вже унікальний своєю здатністю запускати симуляції повних мікроконтролерних систем у режимі, близькому до реального, його реальна міць полягає у здатності виконувати ці симуляції у покроковому режимі. Це працює так само, як ваш улюблений програмний наладчик, за винятком того, що покроково виконуючи код, ви можете спостерігати ефект на всій конструкції, включаючи всю електроніку, зовнішню по відношенню до мікроконтролера. На додаток до моделей мікропроцесорів для кожного підтримуваного сімейства, кожен пакет Proteus VSM включає бібліотеку з більш ніж 6000 моделей пристроїв, таких як: Різні стандартні електронні компоненти, включаючи резистори, конденсатори, діоди, транзистори, тиристори, операційні розв'язки, операційні. 555 таймерів і т.д. У комплекті продуктів Proteus передбачено засоби для формування електричних схем (редактор ISIS), а також для розробки та трасування друкованих плат (редактор ARES). Редактор ISIS використовується для проектування електричних схем, їх тестування та налагодження. Редактор ARES - це PCB-додаток програми Proteus, що застосовується для створення друкованих

плат, виконання певних функцій CAD-систем та підготовки результатів проектування до виробництва. ARES має можливість автоматизованого розміщення компонентів на платі та автоматичного трасування і дозволяє фахівцям працювати в його середовищі так само, як у системі 3D-моделювання, в результаті друкована плата та її компоненти будуть відображені у реальному вигляді. Засоби ARES здатні формувати тривимірні моделі компонентів із плоских графічних даних із бібліотек топологічних посадкових місць. Особливість редактора ISIS – наявність віртуальних вимірювальних приладів, що імітують реальні аналоги. До складу ISIS входять ефективні засоби графічної обробки результатів моделювання. Крім того, програма дозволяє проводити аналіз цифро-аналогових та цифрових схем великого ступеня складності. Наявні у програмі бібліотеки містять великий набір поширених електронних компонентів. Солідний комплект приладів допомагає виконувати вимірювання різних величин, задавати вхідні дії, будувати графіки. Всі прилади зображуються у вигляді максимально наближеному до реального, тому працювати з ними просто і зручно. У ISIS є великий набір віртуальних інструментів щодо вимірювань, робота з якими було розглянуто Результати моделювання можна вивести на принтер або передати до текстового або графічного редактора для подальшої обробки.

Proteus є так званим середовищем наскрізного проектування, що дозволяє створювати пристрій, починаючи з проектування його принципової схеми і закінчуючи виготовленням друкованої плати, і контролювати кожен етап його виробництва. p align="justify"> Першим етапом проектування вузла друкованої плати в системі Proteus є розробка схеми електричної принципової, яка виконується в редакторі ISIS. На цій стадії відбувається вибір необхідних компонентів, їх розміщення у робочому полі креслення, зв'язок компонентів за допомогою ланцюгів та шин. При необхідності можна модифікувати властивості компонентів, додавати текстові написи. p align="justify"> Принципова електрична схема - це графічне відображення реального електричного пристрою за допомогою умовних графічних і буквено-цифрових позначень, а також зв'язків між елементами. На відміну від розведення друкованої плати принципова схема

не показує фізичного розташування компонентів, лише вказує взаємне з'єднання висновків умовних графічних позначень реальних компонентів (наприклад, мікросхем) друкованої плати. При цьому допускається об'єднання групи ліній зв'язку в шини, проте необхідно чітко вказувати номери ліній, що входять до шини та виходять із неї. Зазвичай розробки радіоелектронного пристрою процес створення принципової схеми стає проміжним ланкою між стадіями розробки функціональної схеми і проектуванням друкованої плати. У ГОСТ 2.701-2008 принципову схему описано як «схему, що визначає повний склад елементів і зв'язків між ними і, як правило, дає детальне уявлення про принципи роботи виробу». Складні електричні схеми можуть складатися із сотень елементів. І помилка, допущена під час проектування принципової схеми, неминуче повторюватиметься переважають у всіх наступних документах конструкторської документації. У результаті розробнику доведеться знову повертатися до читання принципової схеми, щоб виявити допущену помилку. Програми розробки електричних схем помітно полегшують працю інженера. ISIS – це редактор для створення на комп'ютері електричних схем та моделювання подій, що відбуваються у реальних електричних ланцюгах. За допомогою цієї програми можна зібрати елементарну схему та розробити досить складний проект. Складання електричних ланцюгів здійснюється у графічному режимі, що значно полегшує та прискорює побудову. Усі компоненти, з яких виконується складання схеми, зображені схематичними значками, що набагато спрощує їх пошук у бібліотеці компонентів. Після створення порожнього аркуша схеми його потрібно заповнити символами необхідних компонентів із бібліотеки. У Proteus створити новий проект схеми можна за допомогою команди File/New Project Слід зазначити, що за умовчанням під час створення нового проекту запускається майстер New Project Wizard (рис. 2). Робота майстра складається з декількох етапів, на яких вказуються назва проекту та його місце розташування на диску комп'ютера (можна створити проект з чистого аркуша або використовувати запропоновані системою шаблони), задається необхідність створення розробки ISIS (при цьому позначається формат креслення) та/або ARES та включення упроект певного мікроконтролера. Після закінчення роботи

майстра система, застосовуючи задані установки, сформує новий проект, який може містити робоче поле креслення (рис. 3а), контур друкованої плати (рис. 3б), заготівлю програмного коду мікроконтролера (рис. 3в). Слід зазначити, що під час одного сеансу роботи над проектуванням пристрою можуть бути паралельно відкриті проект схеми, проект плати, 3D-вид пристрою та редактор написання програмного коду (якщо у схемі використовується мікроконтролер). Причому для кожного редактора буде створено окрему вкладку.

1.1 ОСНОВНІ ТИПИ СХЕМ

Для зображення електронних пристроїв і їхніх вузлів застосовується три основнихтипи схем: • принципова схема; • структурна схема; • функціональна схема. Розрізняються вони своїм призначенням і ступенем деталізації зображення пристроїв. Принципова схема – найбільш докладна. Вона відображає всі використані в пристроїелементи й всі зв'язки між ними. Якщо схема будується на основі мікросхем, то повинні бути показані номери виводів всіх входів і виходів цих мікросхем. Принципова схема повинна дозволяти повністю відтворити пристрій. Позначення принципової схеми найбільш жорстко стандартизовані, відхилення від стандартів не рекомендуються. Структурна схема – найменш докладна. Вона призначена для відображення загальноїструктури пристрою, тобто його основних блоків, вузлів, частин і головних зв'язків між ними. Зі структурної схеми повинно бути зрозуміло, навіщо потрібний даний пристрій і що він робить в основних режимах роботи, як взаємодіють його частини. Позначення структурної схеми можуть бути досить довільними, хоча загальноприйняті правила потрібно виконувати. Функціональна схема являє собою гібрид структурної й принципової. Деякі найбільш прості блоки, вузли, частини пристрою відображаються на ній, як на структурній схемі, а інші – як на принциповій схемі. Функціональна схема дає можливість зрозуміти всю логіку роботи пристрою, всієї його відмінності від інших подібних пристроїв, але не дозволяє без додаткової самостійної роботи відтворити цей пристрій. Що стосується позначень, використовуваних на функціональних схемах, то в частині, показаної як структура, вони не

стандартизовані, а в частині, показаної як принципова схема, – стандартизовані. У технічній документації обов'язково наводяться структурна або функціональна схема, а також обов'язково принципова схема.

Опис автомата Мілі Автомат Мілі — скінчений автомат, чиї вихідні символи визначаються його станом, та символами на вході (на відміну від автомату Мура, вихідні символи якого визначаються тільки його станом). На ребрах в діаграмі станів позначають вхідні та вихідні символи (а в автоматі Мура вихідні символи позначають на вершинах). Автомат Мілі названий на честь Джорджа Мілі, який представив ідею в роботі 1955 року, «A Method for Synthesizing Sequential Circuits.» Автомат Мілі може бути примітивною математичною моделлю шифрувальної машини. Якщо взяти за вхідний та вихідний алфавіти наприклад символи латинки, то можна сконструювати автомат Мілі, який буде для кожного вхідного рядка давати на виході зашифровану послідовність.




Рисунок 1.1 Загальна структурна схема автомата Мілі

Тим не менш, хоча його й можна використати для опису наприклад шифрувальної машини Енігма, діаграма станів буде занадто складною для конструювання відповідного автомата. На рис. 1.1 показана загальна структура

автомата Мілі. Автомат Мілі це шестірка, (S, S0, X, Y, T, G), що складається з: 1. скінченної множини станів (S) 2. початкового (ініціального) стану S0 який є елементом (S).
3. вхідного алфавіту (X) 4. вихідного алфавіту (Y) 5. функції переходів (T : S × X → S) що відображує пару стан, вхідний символ, на інший стан в який здійснюється перехід за цим символом. 6. функції виходів (G : S × X → Y), яка відображає пари стан, вхідний символ, у вихідні символи. За способом формування функції виходів виділяють три типи абстрактних автоматів: автомат Мілі, автомат Мура та С-автомат. В абстрактному автоматі Мілі значення функції виходу в момент t залежить не лише від стану автомата, але і від набору значень вхідних сигналів. Довільний абстрактний автомат Мілі має один вхідний і один вихідний канали.

Таблиця 1. Двійкового кодування станів автомата

№	Стан автомата				
	позначення	Код			
	a_i	Q3	Q2	Q1	Q0
0	a_0	0	0	0	0
1	a_1	0	1	0	1
2	a_2	1	0	1	0
…		…	…	…	…
8	a_8	1	0	0	0
9	a_9	1	0	0	1

1.2 Кодування граф-схеми автомата (ГСА)

В автоматі Мілі початок і кінець мікропрограми представляється початковим станом автомата A0. Якщо декілька дуг, позначені певними станами Ai, входить до одного блоку графа мікропрограми, то всі вони помічаються одинаковим символом стану Ai. ГСА - це орієнтований зв'язковий граф, що задає послідовність виконання операцій даного алгоритму і містить ряд операторних та умовних вершин, а також одну початкову і кінцеву вершини. Операторною називається вершина, якій ставиться у відповідність одна або кілька

мікрооперацій і відзначається відповідними керуючими сигналами У, а умовною – вершина, якій ставиться у відповідність деяка логічна умова Х. Будь-яка вершина ГСА, крім вершини «Початок», має по одному входу. Вершина "Початок" входів не має. Вершина «Початок» та будь-яка операторна вершина мають по одному виходу. Вершина "Кінець" виходів не має. Будь-яка умовна вершина має два виходи, що позначаються символами «Так» та «Ні»: Замість цих символів можуть бути використані цифри «1» та «0» відповідно. Зображення вершин «Початок», «Кінець», операторної вершини та умовної вершини ГСА складають так, щоб забезпечити виконання необхідних операцій та перевірку логічних умов відповідно до словесного опису алгоритму. На підставі переліку мікрооперацій та функціональних вузлів, що їх реалізують, складається структурна схема ОА. На ній широкими стрілками показують шини, за якими передається інформація, а тонкими - сигнали, що управляють роботою окремих вузлів або передачею інформації по шинах. ГСА повинна задовольняти такі умови: 1. Входи та виходи вершин з'єднуються один з одним за допомогою спрямованих завжди від виходу до входу. 2. Кожен вихід з'єднаний лише з одним входом. 3. Будь-який вхід з'єднується принаймні з одним виходом. 4. Будь-яка вершина ГСА лежить принаймні на одному шляху з вершини «Початок» у вершину «Кінець». Один із виходів умовної вершини може з'єднуватися з її входом, що є неприпустимим для операторної вершини. Такі умовні вершини іноді називають поворотними. У кожній умовній вершині записується логічна умова з багатьох логічних умов. Дозволяється у різних умовних вершинах записувати однакові логічні умови.

У кожній операторній вершині записується оператор, що є вихідним сигналом або сукупністю вихідних сигналів управляючого автомата. Дозволяється в різних операторних вершинах записувати однакові оператори. Мікрокомандою називають групу операторів, що формують на виходах автомата сигнали ініціації зовнішніх пристроїв з урахуванням значень умовних операторів на його входах. Кожна мікрокоманда має поля: К2 розрядів умовних операторів, К1-розрядного коду поточної мікрокоманди, К1-розрядного коду наступної мікрокоманди та (К4+К6) виходів сигналів ініціації зовнішніх пристроїв. Усі оператори

мікрокоманди виконуються протягом лише одного мікротакту. Мікротактом називають період між сусідніми синхронізуючими імпульсами тактового генератора. Мікропрограмою називають послідовність мікрокоманд, що виконують закінчену дію над зовнішнім пристроєм.

1.3 Побудова таблиці переходів

Умови переходу по мікропрограмі від одного стану до іншого задають функцію переходів автомата. Таблицю переходів (виходів) являє собою таблицю з подвійним входом, рядки якого пронумеровані вхідними буквами, а стовпці – станами. На перетині вказується стан, у який переходить автомат (в таблиці переходів) або вихідний сигнал, що видається ним (у таблиці виходів). Іноді при заданні автоматів Мілі використовують одну суміщену таблицю переходів і виходів, в якій на перетині стовпця am і рядка xj записуються у вигляді as / yg наступний стан і вихідний сигнал, що видається.

1.4 Синтез керуючого автомата

Керуючі пристрої складаються із окремих логічних схем елементів, які виробляють керуючі сигнали в заданій послідовності. Такий керуючий пристрій можна розглядати як керуючий автомат типу Мура чи Мілі. Для автомату Мілі вихідний сигнал залежить не лише від внутрішнього стану, а й від зовнішнього стану схеми. Можна побудувати граф переходів автомата Мура, де вершинами являються стани автомата, а дугами умови переходу з одного стану в інший. Автомати можна задати також у вигляді графів, таблиць виходів та переходів, суміщеної таблиці переходів і виходів. Управляючий пристрій складається із окремих логічних схем, що створюють управляючі сигнали в заданій послідовності. Такий управляючий пристрій можна розглядати як керуючий автомат типу Мура чи Мілі. Після побудови автомата Мілі функціонування керуючого автомата представляють у вигляді таблиць переходів і виходів. Для цього спочатку виробляють кодування станів автомата двійковими кодами, визначають тип та кількість тригерів. Потім по таблиці переходів визначають функції збудження тригерів і виконують їх мінімізацію (спрощення). По знайдених виразах будується схема управляючого автомата на вибраних

елементах. Мікропрограмні автомати є наступний крок по шляху ускладнення інтелекту цифрових схем. На основі мікропрограмних автоматів можна будувати пристрої, які працюють за досить складних алгоритмах, виконують різні функції, які визначаються вхідними сигналами, видають складні послідовності вихідних сигналів. При цьому алгоритм роботи мікропрограмного автомата може бути легко змінений заміною прошивки ПЗП.




Рисунок 1.2 Структура мікропрограмного автомата

На відміну від розглядалися раніше пристроїв на "жорсткої" логіки, принцип роботи яких однозначно визначається використовуваними елементами і способом їх з'єднання, мікропрограмні автомати за допомогою однієї і тієї ж схеми можуть виконувати найрізноманітніші функції. Тобто вони набагато гнучкіші, ніж схеми на "жорсткої" логіки. До того ж проектувати мікропрограмні автомати з точки зору схемотехніки досить просто. Недоліком будь-якого мікропрограмного автомата в порівнянні зі схемами на "жорсткої" логіки є менше граничне швидкодію і необхідність складання карти прошивки ПЗП з мікропрограмами, часто досить складними. Найбільш поширена структура мікропрограмного автомата (рис. 3.1.2) включає в себе всього лише три елементи: ПЗП, регістр, що спрацьовує по фронту, і тактовий генератор. ПЗП має (L + M) адресних розрядів і N розрядів даних. Регістр застосовується з кількістю розрядів (N + L). Розряди даних ПЗП записуються в регістр по позитивному фронту тактового сигналу з генератора. Частина цихрозрядів (M) використовується для створення адреси ПЗП, інша частина (N-M) служить для формування вихідних сигналів. Вхідні сигнали (L) надходять на входи регістра і

використовуються спільно з частиною вихідних розрядів ПЗП для отримання адреси ПЗП. Схема працює в такий спосіб. У кожному такті ПЗП видає код даних, тим самим визначаючи не тільки стан вихідних сигналів схеми, а й адресу ПЗП, який встановиться в наступному такті (після наступного позитивного фронту тактового сигналу). На цю наступну адресу впливають також і вхідні сигнали. Тобто на відміну від формувача послідовності сигналів, розглянутого в попередньому розділі, в даному випадку адреси можуть перебиратися не тільки послідовно (за допомогою лічильника), а й в довільному порядку, який визначається прошивкою ПЗП, званої мікропрограмою. Умовою правильної роботи схеми буде наступне. За один період тактового сигналу повинні встигнути спрацювати регістр і ПЗП. Інакше кажучи, сума затримки регістра і затримки вибірки адреси ПЗП не повинна перевищувати періоду тактового сигналу. Відзначимо також, що вхідні сигнали мікропрограмного автомата не можна подавати безпосередньо на адресні входи ПЗП (без регістра), так як їх асинхронне (по відношенню до тактовою сигналу) зміна може викликати перехідний процес на виходах даних ПЗП саме в той момент, коли вихідні сигнали ПЗП записуються в регістр. В результаті в регістр може записатися невірна інформація, що порушить роботу всієї схеми. Регістр ж синхронізує зміни вхідних сигналів з тактовим сигналом, в результаті чого всі розряди коду адреси ПЗП змінюється одночасно - по позитивному фронту тактового сигналу. Регістр повинен обов'язково спрацьовувати по фронту, використання регістра-засувки не допускається, так як він може викликати лавиноподібний перехідний процес. Можливості такої простої схеми виявляються дуже великими. Наприклад, мікропрограмний автомат може видавати послідовності вихідних сигналів у відповідь на певну зміну вхідних сигналів. Він може також тимчасово зупинити видачу вихідних сигналів до приходу вхідних сигналів. Він може аналізувати тривалість вхідного сигналу і в залежності від неї видавати ті чи інші вихідні сигнали. Він може також і багато іншого.

1.5 Лічильник

Лічильник— пристрій для підрахунку кількості сигналів, які надходять на його вхід. Двійкові лічильники реалізують лічбу вхідних імпульсів у двійковій

системі числення. У двійковому підсумовуючому лічильнику перенесення Pi в сусідній старший розряд Qi+1 виникає в тому випадку, коли в момент надходження чергового лічильного імпульсу U+ всі молодші розряди мають високий рівень, тобто Pi=U+QiQi–1…Q1=1. Після вироблення перенесення старший розряд перемикається на високий рівень, а всі молодші розряди — на низький рівень. До синхронних лічильників відносяться лічильники, в яких переключення розрядів відбувається одночасно. Це досягається подаванням на всі тригери синхронізуючих імпульсів, які додатнім або від'ємним перепадом викликають переключення тригерів у відповідності із логікою роботи лічильника. Завдяки такій синхронізації досягається мінімальний час встановлення лічильника, який не перевищує час встановлення одного тригера, чим забезпечується максимальна частота зміни станів лічильника. Лічильник DM74LS193 Мікросхема DM74LS193 - це синхронний 4-бітний бінарний лічильник інкрементації/декрементації. Синхронна робота забезпечується одночасним синхронізацією всіх тригерів, так що виходи обмінюються разом, коли це вказує логіка рульового управління. Цей режим роботи виключає вихідні лічильники, що зазвичай асоціюються з асинхронними лічильниками. У нормальному режимі роботи на вхід LOAD подається напруга високого рівня, а на вхід скидання CLEAR - низького рівня.
Лічильник 74LS163: Мікросхема 74LS163 - це 4-розрядний двійковий синхронний прямий лічильник. В якому вхід MR використовується для скидання лічильника в 0, а вхід LOAD – для попереднього запису в лічильник інформації, що надходить з входів D0, D1, D2, D3. Скидання лічильника в 0 відбувається при подаванні лог.0 на вхід CLR, при цьому на вході LD, повинна бути лог.1. Максимальний коефіцієнт перерахунку 74LS163 складає 16.
Лічильник 74LS169: Мікросхема 74LS169 - це 4-розрядний двійковий синхронний реверсивний лічильник. В якому вхід MR використовується для скидання лічильника в 0, а вхід LD – для попереднього запису в лічильник інформації, що надходить з входів D0, D1, D2, D3.

1.6 Оперативно запам’ятовуючий пристрій (RAM)

Операти́вна па́м'ять (англ. Random Access Memory, дослівно — пам'ять з довільним доступом, ПДД, первинна пам'ять) — пам'ять ЕОМ, призначена для зберігання коду та даних програм під час їхнього виконання. В неї можна записати інформацію скільки завгодно разів. Інформація в пам’яті пропадає після включення її живлення Основна відмінність оперативної пам'яті (RAM) від постійної (ROM) полягає в можливості оперативної зміни вмісту всіх елементів пам'яті за допомогою додаткового управляючого сигналу запису WR. Кожний елемент оперативної (статичної) пам'яті є, по суті, регістром з комірок тригерів, в який може бути записана інформація і з якого можна інформацію читати. Вибір того або іншого елемента пам'яті проводиться за допомогою коду адреси пам'яті. Тому при виключенні живлення вся інформація з оперативної пам'яті пропадає (стирається), а при включенні живлення інформація в оперативній пам'яті може бути довільною. Оперативні запам’ятовуючі пристрої (ОЗП) поділитися на дві великі групи: статичні і динамічні. В накопичувачах статичних ОЗП застосовуються тригерні елементи пам’яті. В ОЗП динамічного типу запам’ятовуючим елементом служить конденсатор, в якому інформація зберігається в форматі наявності або відсутності заряду. Перевагою статичних ОЗП перед динамічними є відсутність схеми регенерації інформації, що значно спрощує керування. Крім того, швидкодія статичних ОЗП суттєво перевищує швидкодію динамічних ОЗП. З іншого боку, ємність мікросхем динамічних ОЗП набагато вища ніж статичних. ОЗП IDT6116SA(RAM). Мікросхема IDT6116SA(RAM) використовується для запису, зберігання та читання 8-розрядних слів. Особливості: Високошвидкісний доступ і час вибору чіпа – Військовий: 20/25/35/45/55/70/90/120/150 нс (макс.) – Промисловий: 20/25 нс (макс.) – Комерційний : 15/20/25 нс (макс.)

◆ Низьке енергоспоживання

◆Резервне живлення від батареї – напруга збереження даних 2 В (лише для версії LA)

◆ Виготовлено за допомогою вдосконаленої високопродуктивної технології CMOS

◆ Процес CMOS практично усуває частоту м’яких помилок альфачастинок ◆Вхід і вихід напряму сумісні з TTL

◆Статична робота: не потрібні годинник або оновлення

◆ Доступно 4 керамічних pin DIP, керамічний і пластиковий 24- контактний Thin Dip і 24-контактний SOIC

◆Військовий продукт, сумісний з MIL-STD-833, клас B Пам'ять категорії => SRAM => Async. SRAM => 16 Кб Опис CMOS Static RAM 16k : 2kx8 Компанія Integrated Device Technology, Inc.PartIDT6116SA Входи та виходи мікросхема IDT6116SA : - A0…A10 – Адресні входи; - WE – Вхід дозволу запису та зчитування; - OE – Вхід управління станом вхідного буфера; - CE – Вхід вибору кристалу; - I/O0…I/O7 – Входи/виходи даних

1.7 Арифметико-логічний пристрій (ALU)

Арифметико-логічний пристрій - блок процесора, що служить для виконання арифметичних та логічних перетворень над даними, що іменуються операндами. Цей пристрій є фундаментальною частиною будь-якого обчислювача, навіть найпростіші мікроконтролери мають його в складі свого ядра. ALU SN74LS181 Мікросхема SN74LS181 – 4-розрядний швидкісний АЛП. Він може працювати в двох режимах, виконуючи або 16 логічних, або 16 арифметичних операцій. Для отримання максимальної швидкодії при обробці багаторозрядних цифрових слів в схемі АЛП присутня внутрішня схема прискореного переносу. На входи A1..A4 подається 4-розрядне слово A (операнд A), на входи B1..B4 – слово-операнд B. АЛП має 4 входи вибору C0..C3, за допомогою яких можна вибрати 24 = 16 функцій пристрою. За допомогою входу M (Mode) АЛП переключається в режим виконання логічних (M=1) або арифметичних (M=0) функцій двох змінних. Таким чином загальна кількість функцій, які виконуються АЛП складає 32. На вхід приймається вхідний сигнал переносу (активний рівень – лог.0). Результат виконання однієї з 32 вибраних функцій з’являється на виходах S1..S4. На виході

формується сигнал переносу після чотирьох розрядів (активний рівень – лог.0). Цей сигнал подається на вхід наступного АЛП при побудові схем АЛП великої розрядності. Мікросхема SN74LS181 має три додаткових виходи: A=B – вихід компаратора, який відображає рівність операндів (має вихідний каскад з відкритим колектором), GRG – вихід генерації переносу і GRP – вихід розповсюдження P0 P4 P0 51 переносу, які використовуються при побудові багаторозрядних АЛП з прискореним переносом. Мікросхема SN74LS181 керується паралельними входами вибору C1..C4 і входом керування режимом M. Якщо на вході M лог.1, забороняються всі внутрішні переноси і пристрій буде виконувати логічні операції порозрядно. При лог.0 на вході M переноси дозволяються і будуть виконуватись арифметичні операції над двома 4-розрядними словами. Завдяки повній внутрішній схемі прискореного переносу сигнал переносу на виході з’являється при кожному вхідному сигналі переносу, що надходить на вхід . Для організації переносу між корпусами АЛП, об’єднаними в багаторозрядну схему, використовуються виходи GRG і GRP. Дані, що з’являються на них, не залежать від стану входу переносу . Якщо від багатокорпусного АЛП не вимагається максимальної швидкодії, можна використати простий режим пульсуючого переносу. Для цього вихід переносу з’єднують з входом переносу наступного АЛП. Для забезпечення високошвидкісних операцій необхідно включати між АЛП SN74LS181 спеціальну мікросхему прискореного переносу (наприклад SN74LS182). На виході компаратора, тобто на виході відображення еквівалентності A=B буде лог.1, якщо на усіх чотирьох виходах S1..S4 з’явились лог.1. Цей вихід застосовується для відображення логічної еквівалентності 4-розрядних слів, якщо АЛП працює в режимі віднімання. Сигнал A=B можна використовувати разом з сигналом для визначення співвідношень A>B або A<B.

Таблиця 2 Таблиця істинності

Вибір функції				Пряма логіка		Інверсна логіка	
C3	C2	C1	C0	Логічні функції (M=1)	Арифметичні функції (M=0)	Логічні функції (M=1)	Арифметичні функції (M=0)
0	0	0	0	$\overline{A}$	$A+\overline{P0}$	$\overline{A}$	$A-1+P0$
0	0	0	1	$\overline{A \vee B}$	$(A \vee B)+\overline{P0}$	$\overline{A \bullet B}$	$A \bullet B-1+P0$
0	0	1	0	$\overline{A} \bullet B$	$(A \vee \overline{B})+\overline{P0}$	$\overline{A} \vee B$	$A \bullet \overline{B}-1+P0$
0	0	1	1	0	$-1+\overline{P0}$	1	$-1+P0$
0	1	0	0	$\overline{A \bullet B}$	$A+A \bullet \overline{B}+\overline{P0}$	$\overline{A \vee B}$	$A+(A \vee \overline{B})+P0$
0	1	0	1	$\overline{B}$	$(A \vee B)+A \bullet \overline{B}+\overline{P0}$	$\overline{B}$	$A \bullet B+(A \vee \overline{B})+P0$
0	1	1	0	$A \oplus B$	$A-B-1+\overline{P0}$	$\overline{A \oplus B}$	$A-B-1+P0$
0	1	1	1	$A \bullet \overline{B}$	$A \bullet \overline{B}-1+\overline{P0}$	$A \vee \overline{B}$	$(A \vee \overline{B})+P0$
1	0	0	0	$\overline{A} \vee B$	$A+A \bullet B+\overline{P0}$	$\overline{A} \bullet B$	$A+(A \vee B)+P0$
1	0	0	1	$\overline{A \oplus B}$	$A+B+\overline{P0}$	$A \oplus B$	$A+B+P0$
1	0	1	0	B	$(A \vee \overline{B})+A \bullet B+\overline{P0}$	B	$A \bullet \overline{B}+(A \vee B)+P0$
1	0	1	1	$A \bullet B$	$A \bullet B-1+\overline{P0}$	$A \vee B$	$(A \vee B)+P0$
1	1	0	0	1	$A+A+\overline{P0}$	0	$A+A+P0$
1	1	0	1	$A \vee \overline{B}$	$A+(A \vee B)+\overline{P0}$	$A \bullet \overline{B}$	$A+A \bullet B+P0$
1	1	1	0	$A \vee B$	$A+(A \vee \overline{B})+\overline{P0}$	$A \bullet B$	$A+A \bullet \overline{B}+P0$
1	1	1	1	A	$A-1+\overline{P0}$	A	$A+P0$

1.8 Регістр (RG)

Регістр — послідовний або паралельний логічний пристрій, який виконує функцію приймання, запам'ятовування і передавання інформації. Інформація в регістрі зберігається за видом числа (слова), зображеного комбінацією сигналів низького та високого рівня. Кожному розряду числа, що записаний в регістр, відповідає свій розряд, побудований, як правило, на базі тригерів RS-, D- або JK-типу. Регістр 74374 Мікросхема 74374 містить вісім D-тригерів, що запускаються фронтом тактового імпульсу, з виходами, що мають три стани. Дані, що надходять на входи D0 — D7 мікросхеми 74374 зберігаються в тригерах при перепаді напруги на вході тактових імпульсів Clock з низького рівня на високий (позитивний фронт імпульсу). Вхід тактових імпульсів виконаний на тригері Шмітта. 53 Записані дані надходять на виходи Q мікросхеми 74374, коли на вхід OE (дозвіл видачі вихідних сигналів) подається напруга низького рівня. Якщо на

цьому вході встановлюється напруга високого рівня, то всі виходи переходять у високоомний (третій) стан

1.9 Регістр зсуву (RG_S) SN74198

Мікросхема SN74198 (74F198) містить реверсивний 8-розрядний регістр зсуву даних з паралельним і послідовним введенням-виведенням інформації. Якщо на вхід скидання Clear мікросхеми подається напруга високого рівня, то режим роботи визначається станами входів S0 і S1 (режим управління). Зсув даних вліво відбувається, коли таке напруга подається на входи S0 і S1. При цьому дані послідовно надходять на вхід L. Зсув даних мікросхеми вправо відбувається, коли на вхід S0 подається напруга високого, а на вхід S1 — низького рівня, при цьому дані послідовно надходять на вхід R. Якщо на обидва входи S0 і S1 мікросхеми подається напруга високого рівня, то можливе паралельне завантаження даних з входів A — H.

1.10 Постійно запам’ятовуючий пристрій (ROM)

Постійний запам’ятовуючий пристрій — енергонезалежна пам'ять, з якої може проводитись тільки зчитування даних. Прикладом ПЗП є мікросхема ROM, яка використовується для керування роботою апаратної частини комп'ютера. Ця мікросхема містить BIOS (Basic Input/Output System — базова система вводу/виводу). Комп'ютер звертається до BIOS одразу ж після подачі живлення на центральний процесор, ще до завантаження операційної системи. Мікросхема ПЗП здатна тривалий час зберігати інформацію, навіть при вимкненому комп'ютері. Мікропрограми, які знаходяться в ПЗП, «зашиті» у ньому — вони записуються туди на етапі виготовлення мікросхеми. Основне призначення BIOS полягає в тому, щоб перевірити склад та працездатність системи та забезпечити взаємодію з клавіатурою, монітором, жорсткими та гнучкими дисками.

Сучасні ПЗП будуються на основі МОН-структур і мають значно більші можливості, оскільки інформація в них може бути замінена багаторазово. Вони розділяються на такі групи: • EPROM (Electrically Programmable ROM) або

РПЗП-УФ (репрограмовані ПЗП з ультрафіолетовим стиранням записаної інформації);

• EEPROM (Electrically Erasable PROM) або РПЗП-ЕС (репрограмовані ПЗП з електричним стиранням записаної інформації);

• пам’ять типу flash (флеш). Прикладом паралельних EEPROM є мікросхеми сім’ї AT28C фірми ATMEL. Особливості приладів цієї сім’ї полягають у наступному:

• використана одна напруга живлення для всіх операцій;

• 8-розрядна організація;

• вбудовані фіксатори адреси та даних;

• вбудований автомат програмування;

• забезпечується побайтове і секторне програмування;

• типова кількість циклів програмування – не менш 10000;

• виконання як для побутової (діапазон робочих температур 0…+ 70° С), так і промислової (– 40…+ 85° С) апаратури. Сім’я 8-розрядних EEPROM AT28C має діапазон інформаційних ємностей від 16 Кбіт до 4 Мбіт. В усіх режимах мікросхеми працюють від одного джерела живлення, що забезпечує просте внутрисистемне перепрограмування.
Частина МС забезпечує побайтове програмування як одного (кількох) байтів, так і всього обсягу основної пам’яті, інші мають секторну організацію і за одну операцію програмуються як в межах одного сектора, так і декількох байтів. Програмування забезпечується вбудованим автоматом, не вимагає зовнішнього тактування і операцій попереднього стирання інформації. Звернення до пристроїв при операціях читання / запису аналогічне зверненню до статичних ОЗП. Мікросхеми містять вбудовані регістри на весь об’єм даних – байт або сторінку в залежності від типу приладу. На час циклу запису адреса і дані фіксуються вбудованими регістрами-фіксаторами, звільнюючи шину для інших операцій керуючого процесора. Додатковий механізм програмного захисту

даних зберігає дані від випадкового перепрограмування. У приладах сім'ї виділена особлива область пам'яті ємністю від 32 до 128 байт для зберігання користувальницьких даних ідентифікації. Одним з представників сім'ї AT28C з паралельною адресною організацією вводу-виводу є EEPROM AT28C64 та її модифікації для різних використань з організацією 8K × 8 ємністю 64K. Мікросхема має час доступу до даних (час зчитування), що не перевищує 120 нс, а інтервал часу запису коливається у межах від 200 мкс до 1 мс. Цикли запису та зчитування забезпечуються сигналами мікропроцесора без допоміжних елементів

1.11 Шинний формувач (BD)

Шинний формувач представляє 8 - розрядний паралельний передатчик з три стабільними виходами і використовується як буферний пристрій шини даних в мікропроцесорних системах. Пристрій передає данні з шини А в шину В або з В шини у А шину , в залежності від логіки рівня в напрямку контролю (DIR - вхід керування 60 напрямком передачі). OUT-Enable (OE) вхід може бути використаний для відключення пристрою, щоб шина була надійно ізольована. Мікросхема DM74ALS245A - Цей вдосконалений пристрій містить 8 пар 3-СТАНОВИХ логічних елементів, виконаних як восьмеричні передавальні шини. Ці схеми призначені для використання в пам'яті, мікропроцесорних системах і в асинхронних двонаправлених шинах даних. Двосторонній зв'язок між шинами контролюється входом (DIR). Дані передаються або з шини А на шину В, або з шини В на шину А. І виходи драйвера, і приймача можна відключити через вхід (G), що приводить до того, що виходи переходять у режим високого опору, щоб шини були ефективно ізольованими.

ЗАВДАННЯ НА КУРСОВУ РОБОТУ.

Розробити спеціалізований обчислювач, що має відповідати наступним вимогам:

1. структурна схема обчислювача : мікропрограмний автомат Мілі;
2. робоча формула : див. таблицю.
3. формат даних : 8 бітний доповняльний двійковий код;
4. інформаційний обмін здійснюється через паралельну 8-ми розрядну двонаправлену шину даних за допомогою додаткових сигналів синхронізації (рівні сигналів сумісні з ТТЛ);
5. керуючий автомат реалізувати на основі ПЗП та регістра;
6. напруга живлення та тактові імпульси надходять від зовнішнього джерела, а сигнал початкового скидання формується локально.

В результаті виконання курсової роботи мають бути розроблені :

1. схема структурна спеціалізованого обчислювача;
2. схема електрична функціональна спеціалізованого обчислювача;
3. мікропрограма у вигляді тексту, блок – схеми, граф-схеми та таблиці прошиття ПЗП;
4. схема електрична принципова спеціалізованого обчислювача (з переліком елементів);
5. Часові діаграми: вводу даних, виводу даних, обчислення одного результату, повне обчислення.

Згідно з індивідуальним завданням робоча формула має вигляд:

№	n	Формула
27	12	$Yi = (9 \cdot X_i - 3X_{i+1}) / 16$

$Y_i = (9X_i - 3 * X_{i+1})/16$, $N = 12$

Таблиця 2.1 Мікропрограма роботи МПА.

Стани A0-A34	Дія що виконується	Що відбувається в схемі	Наступний стан
Етап 1: Ввід масиву			
A0	RAM_CLR	Скидання лічильника адреси ОЗП та лічильника циклів N у нуль. Готуємось до старту.	A1
A1	G	Відкриваємо вхідний буфер.Автомат чекає.	Якщо ENTER = 1 (натиснули) → A2 Інакше (відпущено)→ A1
A2	G	Дані з шини йдуть до ОЗП.	A3
A3	G	Чекаємо стабілізації.	A4

A4	G, WE	Б'ємо імпульсом WE. Дані фізично записуються.	A5
A5	G	Знімаємо WE, але ще мить тримаємо дані на шині.	A6
A6	FLAG_12, RAM_DIR(UP), RAM_EN	Переходимо до наступної комірки пам'яті. Рахуємо, скільки чисел ввели.	Якщо N=12 (ввели всі) → A7 (Математика) Інакше → A1 (Чекати нове число)
Етап 2: Обчислення			
A7	RAM_CLR	Знову скидаємо лічильники для початку обчислень	A8
A8	OE	Тільки відкриваємо пам'ять, даємо їй час подумати	A9
A9	OE, ALU_PASS_B, RG_LOAD	Читання Xi з ОЗП. АЛП пропускає число без змін, воно записується в регістр-акумулятор.	A10
A10	RG_SHIFT_L	Зсув акумулятора вліво (множення на 2). В акумуляторі: 2Xi	A11
A11	RG_SHIFT_L	Зсув акумулятора вліво (множення на 2). В акумуляторі: 4Xi	A12
A12	RG_SHIFT_L	Зсув акумулятора вліво (множення на 2). В акумуляторі: 8Xi	A13
A13	OE, ALU_ADD, RG_LOAD	Читаємо той самий Xi з ОЗП, додаємо до акумулятора. В акумуляторі: $8Xi + Xi = 9X_i$	A14
A14	RAM_DIR(UP), RAM_EN	Інкремент адреси ОЗП. Тепер пам'ять вказує на наступний елемент — X_{i+1}	A15
A15	OE, RAM_DIR	Даємо ОЗП команду видати дані. Чекаємо.	A16
A16	OE, ALU_SUB, RG_LOAD	Читаємо Xi+1, віднімаємо від акумулятора (1-й раз). В акумуляторі: 9Xi - Xi+1	A17
A17	OE, ALU_SUB, RG_LOAD	Читаємо Xi+1, віднімаємо (2-й раз). В акумуляторі: 9Xi - 2Xi+1	A18
A18	OE, ALU_SUB, RG_LOAD	Читаємо Xi+1, віднімаємо (3-й раз). В акумуляторі: 9Xi - 3Xi+1	A19
A19	RG_SHIFT_R	Арифметичний зсув вправо (ділення на 2)	A20
A20	RG_SHIFT_R	Арифметичний зсув вправо (ділення на 4)	A21
A21	RG_SHIFT_R	Арифметичний зсув вправо (ділення на 8)	A22
A22	RG_SHIFT_R	Арифметичний зсув вправо (ділення на 16)	A23

A23	RAM_DIR(DOWN), RAM_EN	Декремент адреси ОЗП. Повертаємось на комірку поточного Xi	A24
A24	RG_OUT, G	Випльовуємо готовий результат з АЛП/Акумулятора на шину. ОЗП його бачить, але ще не пише	A25
A25	RG_OUT, G	Чекаємо	A26
A26	RG_OUT, G	Чекаємо	A27
A27	WE, RG_OUT, G	Запис результату з акумулятора в ОЗП. Ми перезаписуємо Xi готовим Yi.	A28
A28	RG_OUT, G	Знімаємо WE, але ще тримаємо дані для надійності	A29
A29	RAM_DIR(UP), RAM_EN	Інкремент адреси ОЗП. Робимо крок вперед, щоб Xi+1 став новим Xi для наступного кола	A30
A30	FLAG_12	Якщо лічильник N=12, то переходимо в кінець (A31). Інакше — на початок циклу (A8)	Якщо N=12 → A31, інакше → A8
Етап 3: Вивід даних			
A31	RAM_CLR	Скидання лічильника ОЗП для виводу	A32
A32	OE, DIR	Даємо ОЗП команду видати дані. Чекаємо.	A33
A33	OE, OUT	Дані стабільні! Відкриваємо буфер індикаторів.	A34
A34	RAM_DIR(UP), RAM_EN	Збільшуємо адресу	Якщо адреса = 12 → A0 Інакше → A32




Рисунок 2.1.1 Блок-схема алгоритму




Рисунок 2.1.2. Граф-схема МПА




Рисунок 2.1.3. Структурна схема




Рисунок 2.1.4. Функціональна схема




Рисунок 2.1.5 Принципова Схема





Рисунок 2.1.6 Комбінаційна схема


Таблиця 2.2 Таблиця прошиття

			Поточний стан						Керуючі сигнали																	Наступний стан JMP_ADDRES						Опис дії
	A7(FLAG_12)	**A6(ENTER)**	**A5**	**A4**	**A3**	**A2**	**A1**	**A0**	RAM_EN	RAM_DIR	RAM_WE	RAM_OE	RAM_CLR	ALU_S0	ALU_S1	ALU_S2	ALU_S3	M	CN	RG_S0	RG_S1	RG_CLR	G0	G1	LOAD	OUT	**D5**	**D4**	**D3**	**D2**	**D1**	**D0**	
A0	0	0	0	0	0	0	0	0	1	x	0	0	1	0	0	0	0	0	1	0	0	0	1	1	0	0	0	0	0	0	0	1	Підготовка
A1	0	1	0	0	0	0	0	1	1	x	0	0	0	0	0	0	0	0	1	0	0	1	0	1	0	0	0	0	0	0	1	0	Якщо ENTER =1 > A2
A1	0	0	0	0	0	0	0	1	1	x	0	0	0	0	0	0	0	0	1	0	0	1	0	1	1	0	0	0	0	0	0	1	Інкаше > A1
A2	0	0	0	0	0	0	1	0	1	x	0	0	0	0	0	0	0	0	1	0	0	1	0	1	0	0	0	0	0	0	1	1	
A3	0	0	0	0	0	0	1	1	1	x	0	0	0	0	0	0	0	0	1	0	0	1	0	1	0	0	0	0	0	1	0	0	
A4	0	0	0	0	0	1	0	0	1	x	1	0	0	0	0	0	0	0	1	0	0	1	0	1	0	0	0	0	0	1	0	1	Ввід X[i]
A5	0	0	0	0	0	1	0	1	1	x	0	0	0	0	0	0	0	0	1	0	0	1	0	1	0	0	0	0	0	1	1	0	
A6	0	0	0	0	0	1	1	0	0	1	0	0	0	0	0	0	0	0	1	0	0	1	1	1	1	0	0	0	0	0	0	1	N=12 > A7 ,
A6	1	0	0	0	0	1	1	0	0	1	0	0	0	0	0	0	0	0	1	0	0	1	1	1	0	0	0	0	0	1	1	1	Інкаше > A1
A7	0	0	0	0	0	1	1	1	1	x	0	0	1	0	0	0	0	0	1	0	0	1	1	1	0	0	0	0	1	0	0	0	Підготовка
A8	0	0	0	0	1	0	0	0	1	x	0	1	0	0	0	0	0	0	1	0	0	1	1	1	0	0	0	0	1	0	0	1	Записуємо X[i]
A9	0	0	0	0	1	0	0	1	1	x	0	1	0	0	1	0	1	0	1	1	1	1	1	1	0	0	0	0	1	0	1	0	в акумулятор
A10	0	0	0	0	1	0	1	0	1	x	0	0	0	0	0	0	0	0	1	1	0	1	1	1	0	0	0	0	1	0	1	1	Зсув вліво
A11	0	0	0	0	1	0	1	1	1	x	0	0	0	0	0	0	0	0	1	1	0	1	1	1	0	0	0	0	1	1	0	0	тричі
A12	0	0	0	0	1	1	0	0	1	x	0	0	0	0	0	0	0	0	1	1	0	1	1	1	0	0	0	0	1	1	0	1	8Xi
A13	0	0	0	0	1	1	0	1	1	x	0	1	0	1	0	0	1	0	1	1	1	1	1	1	0	0	0	0	1	1	1	0	8Xi+Xi
A14	0	0	0	0	1	1	1	0	0	1	0	0	0	0	0	0	0	0	1	0	0	1	1	1	0	0	0	0	1	1	1	1	Читаємо Xi+1
A15	0	0	0	0	1	1	1	1	1	x	0	1	0	0	0	0	0	0	1	0	0	1	1	1	0	0	0	1	0	0	0	0	
A16	0	0	0	1	0	0	0	0	1	x	0	1	0	0	1	1	0	0	0	1	1	1	1	1	0	0	0	1	0	0	0	1	Віднімаємо тричі
A17	0	0	0	1	0	0	0	1	1	x	0	1	0	0	1	1	0	0	0	1	1	1	1	1	0	0	0	1	0	0	1	0	від акумулятор
A18	0	0	0	1	0	0	1	0	1	x	0	1	0	0	1	1	0	0	0	1	1	1	1	1	0	0	0	1	0	0	1	1	Xi+1 > 9Xi-3Xi+1
A19	0	0	0	1	0	0	1	1	1	x	0	0	0	0	0	0	0	0	0	0	1	1	1	1	0	0	0	1	0	1	0	0	
A20	0	0	0	1	0	1	0	0	1	x	0	0	0	0	0	0	0	0	1	0	1	1	1	1	0	0	0	1	0	1	0	1	Арифметичний зсув
A21	0	0	0	1	0	1	0	1	1	x	0	0	0	0	0	0	0	0	1	0	1	1	1	1	0	0	0	1	0	1	1	0	вправо 4 рази
A22	0	0	0	1	0	1	1	0	1	x	0	0	0	0	0	0	0	0	1	0	1	1	1	1	0	0	0	1	0	1	1	1	ділення на 16
A23	0	0	0	1	0	1	1	1	0	0	0	0	0	0	0	0	0	0	1	0	0	1	1	1	0	0	0	1	1	0	0	0	Декремент ОЗП
A24	0	0	0	1	1	0	0	0	1	x	0	0	0	0	0	0	0	0	1	0	0	1	1	0	0	0	0	1	1	0	0	1	Записуємо
A25	0	0	0	1	1	0	0	1	1	x	0	0	0	0	0	0	0	0	1	0	0	1	1	0	0	0	0	1	1	0	1	0	Результат
A26	0	0	0	1	1	0	1	0	1	x	0	0	0	0	0	0	0	0	1	0	0	1	1	0	0	0	0	1	1	0	1	1	Yi на місце Xi
A27	0	0	0	1	1	0	1	1	1	x	1	0	0	0	0	0	0	0	1	0	0	1	1	0	0	0	0	1	1	1	0	0	
A28	0	0	0	1	1	1	0	0	1	x	0	0	0	0	0	0	0	0	1	0	0	1	1	1	0	0	0	1	1	1	0	1	
A29	0	0	0	1	1	1	0	1	0	1	0	0	0	0	0	0	0	0	1	0	0	1	1	1	0	0	0	1	1	1	1	0	Інкремент ОЗП
A30	1	0	0	1	1	1	0	1	1	x	0	0	0	0	0	0	0	0	1	0	0	1	1	1	0	0	0	1	1	1	1	1	Якщо N=12 >A31,
A30	0	0	0	1	1	1	1	0	1	x	0	0	0	0	0	0	0	0	1	0	0	1	1	1	1	0	0	0	1	0	0	0	інкаше > A8
A31	0	0	0	1	1	1	1	1	1	x	0	0	1	0	0	0	0	0	1	0	0	1	1	1	0	0	1	0	0	0	0	0	Скидання лч. ОЗП
A32	0	0	1	0	0	0	0	0	1	x	0	1	0	0	0	0	0	0	1	0	0	1	1	1	0	0	1	0	0	0	0	1	Видаємо результат
A33	0	0	1	0	0	0	0	1	1	x	0	1	0	0	0	0	0	0	1	0	0	1	1	1	0	1	1	0	0	0	1	0	на індикатори
A34	1	0	1	0	0	0	1	0	0	1	0	0	0	0	0	0	0	0	1	0	0	1	1	1	1	0	0	1	1	1	1	1	Інкремент ОЗП
A34	0	0	1	0	0	0	1	0	0	1	0	0	0	0	0	0	0	0	1	0	0	1	1	1	1	0	1	0	0	0	0	1	N=12 > A31 , інакше A32


Діаграма вводу




Діаграма одного розрахунку



Діаграма повного обчислення



Діаграма виведення даних



2.3 Перелік елементів

Позначення	Найменування	Кількість	Примітка
	Мікросхеми		
DD1, DD2	74LS163	2	Лічильник
DD3	74LS169	1	Лічильник
DD4, DD5, DD6	74LS181	3	АЛП
DD7, DD8	74LS198	2	Регістри зсуву
DD9	6116	1	ОЗП
DD10, DD11,DD12,DD13	2732	4	ПЗП
DD14, DD15	74LS244	2	Буфер
DD16	74LS373	1	Буфер
DD17	74LS74	1	Тригер
DD18, DD19, DD20	7408	3	AND
DD21, DD22, DD23, DD24	7404	4	NOT
DD25	NOR_7	1	
	Індикатори		
HG1, HG2, HG3, HG4, HG5	Індикатор семисегментний 7SEG-BCD-RED	5	
	Діоди		
VD1, VD2, VD3	Світлодіод LED-RED	3	У середовищі Proteus для моніторингу використано віртуальні щупи, але принципова схема розрахована на використання фізичних світлодіодів з обмежувальними резисторами для реального макету.

	Резистори		
R1, R2, R3	Резистор С2-23-0.25-1кОм±5%	3	
	Перемикачі		
SB1	Кнопка тактова	1	RESET

Використані джерела:

1 Калабеков Б. А. Цифрові пристрої та мікропроцесорні системи: підручник. — К.: Вища школа, 2012. — 352 с.

2 Букреєв І. Н., Горяшко О. В. Проектування цифрових пристроїв на базі мікросхем серії 74LS: навчальний посібник. — Львів: Видавництво Львівської політехніки, 2015. — 240 с.

3 Основи мікропроцесорної техніки: методичні вказівки до виконання курсового проекту для студентів спеціальності 123 «Комп'ютерна інженерія» / уклад. [Клушин Ю.С.]. — Львів: НУ «Львівська політехніка», 2026. — 45 с.

4 DM74LS181 4-Bit Arithmetic Logic Unit: Datasheet. Fairchild Semiconductor. October 1988 (Revised April 2000). [Електронний ресурс]. – Режим доступу: https://www.fairchildsemi.com/ds/DM/DM74LS181.pdf

5 74LS163A Synchronous 4-Bit Binary Counter: Datasheet. Texas Instruments. 1999. [Електронний ресурс]. – Режим доступу: https://www.ti.com/lit/ds/symlink/sn74ls163a.pdf

6 6116: 2K x 8-Bit CMOS Static RAM: Datasheet. Integrated Device Technology, Inc. 2003. [Електронний ресурс]. – Режим доступу: https://www.idt.com/document/dst/6116-datasheet

7 Приклади проектування спеціалізованих обчислювачів у середовищі Proteus Design Suite: навчально-методичний посібник. — Львів: Видавництво Львівської політехніки, 2024.

Висновки:

У результаті виконання курсової роботи було спроектовано та досліджено спеціалізований обчислювач, архітектура якого базується на принципі поділу на операційний та керуючий автомати, що забезпечує ефективну реалізацію алгоритму (9X_i - 3X_{i+1})/16 у середовищі Proteus. Завдяки розширенню розрядної сітки АЛП до 12 біт вдалося уникнути переповнення під час проміжних обчислень, а застосування мікропрограмного принципу керування дозволило оптимізувати апаратні витрати та стабілізувати роботу схеми. Моделювання підтвердило повну функціональність вузлів вводу, опрацювання та виводу даних, що дозволило досягти поставленої мети та отримати достовірні результати обчислень у межах заданого розрядного діапазону.